(12)公開特許公報 (A) (11)特許出願公開番号

特開平5-282883

(43)公開日 平成5年(1993)10月29日

(51) Int. C1.5

識別記号

庁内整理番号 FΙ 技術表示箇所

G 1 1 C 16/06

6741 - 5 L

G 1 1 C 17/00 309 C

審査請求 未請求 請求項の数5

(全12頁)

(21)出願番号

特願平4-77948

(71)出願人 000003078

株式会社東芝

(22)出願日

平成4年(1992)3月31日

神奈川県川崎市幸区堀川町72番地

(72)発明者 田中 義幸

神奈川県川崎市幸区小向東芝町1 株式会

社東芝総合研究所内

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1 株式会

社東芝総合研究所内

(72)発明者 中村 寛

神奈川県川崎市幸区小向東芝町1 株式会

社東芝総合研究所内

(74)代理人 弁理士 三好 保男 (外1名)


最終頁に続く

(54) 【発明の名称】不揮発性半導体メモリ装置

(57)【要約】

【目的】 本発明は、所定単位データの他の所定単位へ のコピー処理、消去ベリファイ動作等の所要の処理動作 を高速に行うことを目的とする。

【構成】 所定単位に分割されたデータ記憶領域を備え たメモリ手段1と、所定単位へのデータを読み出し動作 によりラッチしこれを反転して再ラッチするラッチ手段 2と、このデータの反転に基づいて所要の処理動作を実 行する手段とを有することを特徴とする。.



【特許請求の範囲】

【請求項1】 所定単位に分割されたデータ記憶領域を備えたメモリ手段と、前記所定単位のデータを読み出し動作によりラッチするとともにこのラッチしたデータを反転し再ラッチするラッチ手段と、前記データの反転に基づいて所要の処理動作を実行する手段とを有することを特徴とする不揮発性半導体メモリ装置。

【請求項2】 前記所要の処理動作は、前記所定単位に記憶されているデータを他の所定単位に書き込むコピー処理であることを特徴とする請求項1記載の不揮発性半 10 導体メモリ装置。

【請求項3】 前記所要の処理動作は、消去ベリファイ動作であることを特徴とする請求項1記載の不揮発性半導体メモリ装置。

【請求項4】 前記データの反転は1所定単位分一括で行うように構成してなることを特徴とする請求項1又は2記載の不揮発性半導体メモリ装置。

【請求項5】 前記メモリ手段が複数で構成される場合 遊ゲートから基板に電子が放出され、しきい値は負の方において、前記データの反転は、当該複数のメモリ手段 向にシフトする。通常この状態を"1"状態と定義すにおける処理動作のアドレスに応じて行うか否かを判断 20 る。またチップ消去は全NANDブロックを選択状態にするように構成してなることを特徴とする請求項1, することによりなされる。 【0007】データの書き込み動作は、ビット線から最

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュEEPROM(特にNAND型EEPROM)を用いた不揮発性半導体メモリ装置に関する。

[000.2]

【従来の技術】従来コンピュータシステムの記憶装置として磁気ディスク装置が広く用いられてきた。しかし磁 30 気ディスク装置は高度に精密な機械的駆動機構を有するため衝撃に弱く重量もあるため可搬性に乏しい、消費電力が大きく電池駆動が容易でない、高速アクセスができない等の欠点があった。

【0003】そこで近年EEPROMを用いた半導体メモリ装置の開発が進められている。半導体メモリ装置は機械的駆動部分を有しないため衝撃に強く、軽量のため可搬性に富み、消費電力も小さいため電池駆動が容易であり、高速アクセスが可能であるという長所を有している

【0004】しかしEEPROMは書き込み/消去回数において有限の寿命を有しており、その信頼性の確保には磁気ディスク装置には必要のなかったシステム制御が必要となる。

【0005】EEPROMのひとつとして、高集積化が可能なNAND型EEPROMが知られている。これは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共有する形で直列接続して一単位とし、ピット線に接続するものである。メモリセルは通常、電荷蓄積層と制御ゲートが積層されたFETMOS

構造を有する。メモリセルアレイは、 p型基板、又は n型基板に形成された p型ウェル内に集積形成される。 NAND型EEPROMのドレイン側は選択ゲートを介してピット線に接続され、ソース側はやはり選択ゲートを介して、ソース線 (基準電位配線)に接続される。メモリセルの制御ゲートは、行方向に連続的に接続されてワード線となる。通常同一ワード線につながるメモリセルの集合を1ページと呼び、一組のドレイン側及びソース側の選択ゲートに挟まれたページの集合を1NANDブロック又は単に1ブロックと呼ぶ。通常、この1ブロックは独立に消去可能な最小単位となる。

【0006】NAND型EEPROMの動作は次の通りである。データの消去は1NANDブロック内のメモリセルに対して同時に行われる。即ち選択されたNANDブロックの全ての制御ゲートを基準電位VSSとし、p型ウェル及びn型基板に高電圧VPP(例えば20V)を印加する。これにより、全てのメモリセルにおいて浮遊ゲートから基板に電子が放出され、しきい値は負の方向にシフトする。通常この状態を"1"状態と定義する。またチップ消去は全NANDブロックを選択状態にすることによりなされる。

【0007】データの書き込み動作は、ビット線から最も離れた位置のメモリセルから順に行われる。NANDブロック内の選択された制御ゲートには高電圧VPP

(例えば20V)を印加し、他の非選択ゲートには中間電位VM (例えば10V)を与える。またビット線にはデータに応じて、VSSまたはVMを与える。ビット線にVSSが与えられたとき("0"書き込み)、その電位は選択メモリセルに伝達され、浮遊ゲートに電子注入が生ずる。これによりその選択メモリセルのしきい値は正方向にシフトする。通常この状態を"0"状態と定義する。ビット線にVMが与えられた("1"書き込み)メモリセルには電子注入は起らず、従ってしきい値は変化せず負に留まる。

【0008】データの読み出し動作はNANDプロック内の選択されたメモリセルの制御ゲートをVSSとして、それ以外の制御ゲート及び選択ゲートをVCCとし選択メモリセルで電流が流れるか否かを検出することにより行われる。読み出されたデータはセンスアンプ兼データラッチ回路にラッチされる。

【0009】ここで、ある1ページのデータを他のページに記憶し直す時の従来の方法を以下に示す。まずランダムリード動作によって、センスアンプ兼ラッチ回路にデータをラッチする。次にページ読み出し動作によって、データを外部のバッファメモリ回路に記憶する。次に書き込み動作に移行し、センスアンプ兼ラッチ回路にデータをバッファメモリから転送し、書き込みを行なう。

し、ビット線に接続するものである。メモリセルは通 【0010】この時"1"データ (消去状態) について常、電荷蓄積層と制御ゲートが積層されたFETMOS 50 ラッチ回路にラッチされるデータを考えると、読み出し

.

1

時には、プリチャージしたビット線電位はメモリセルが Dタイプであるから、VSSレベルへ放電される。よっ てセンスアンプ兼ラッチ回路のビット線側には"L"が ラッチされる。また"1"データを書き込む時にはビッ ト線に中間電位を送りトンネル電流を発生させないよう にするために、センスアンプ兼ラッチ回路のビット線側 には"H"がラッチされる。

【0011】このように、"1"データを読み出す時と 書き込むときではセンスアンプ兼ラッチ回路には逆のデ ータがラッチされていることになる。"0"データにつ 10 いても全く同様のことがいえる。このデータの反転がペ ージデータを他のページに記憶し直すとき外部バッファ メモリとの間でページ読み出しとページデータ転送を必 要とし、書き込み時間の増加を招いていた。

【0012】次に、図9をもとに、従来のNAND型E EPROMにおける書き込みベリファイ方式について説 明する。CMOSフリップフロップからなるセンスアン プ兼データラッチ回路 (FF) があり、その第1の出力 がΦFにより制御されるEタイプnチャネルMOSトラ ンジスタQn7を介して、ビット線BLiに接続されて 20 いる。ビット線BLiとVCCの間には、フリップフロ ップFFの第1の出力により制御されるEタイプnチャ ネルMOSトランジスタQn8と信号ΦVにより制御さ れるEタイプnチャネルMOSトランジスタQn9が直 列接続されている。またビット線をプリチャージするE タイプpチャネルMOSトランジスタQp5とビット線 を放電するEタイプnチャネルMOSトランジスタQn 10が接続されている。またフリップフロップFFの第 2の出力を入力とする検知トランジスタQn11によっ て、センスラインVDTCとVSSが接続されている。 【0013】 書き込み時に、"1" 書き込みの場合はF Fのビット線側ノードに"H"がラッチされ、ビット線 に中間電位が送られる。"0"書き込みの場合は、FF のビット線側ノードに"L"がラッチされ、ビット線に VSSが転送される。

【0014】書き込み確認動作はQn7がOFF状態 で、まずプリチャージ信号ΦP'が"L"となってビッ ト線をVCCにプリチャージする。この状態では書き込 みデータがFFに保持されている。この後選択ゲート、 制御ゲートが駆動される。ここで、メモリセルがDタイ 40 プであれば、ビット線がVSSに放電される。またセル がEタイプであれば、ビット線はVCCレベルを保つ。 選択ゲート及び、制御ゲートがリセットされた後、ベリ ファイ信号 Φ V が"H"となって、"1"データが保持 されているビット線はVCC-VTHに充電される。そ の後FFを構成するCMOSインバータを非活性とした のち、Qn7をON状態とし、ビット線の電位をセンス しラッチし、それを再書き込みのデータとする。即ち" 1" 書き込みのビット線には"H"が、"O" 書き込み のビット線で、十分書き込みがなされたものには"H" 50 できる不揮発性半導体メモリ装置を提供することを目的

がラッチされる。"0" 書き込みのビット線で、書き込 み不十分なものに対してのみ"L"がラッチされてい る。再書き込みは全FFのビット線側ノードに"H"が ラッチされた状態になるまで続く。

【0015】これは以下のようにして検知される。セン スラインVDTCは全FFの検知トランジスタが接続さ れている。VDTCはpチャネルトランジスタに接続さ れている。上述のラッチ終了後そのpチャネルトランジ スタが所定の時間活性化される。そのとき、全ビット書 き込みが完了していれば、検知トランジスタは全て、O FF状態となっているので、VDTCはVCCに充電さ れる。もし書き込み不足のセルが残っていると、そのビ ット線に対応する検知トランジスタはON状態にあるの で、VDTCの電位はVSSに低下していく。このVD TCの電位を検知することによって、書き込みが終了し たかどうか、一括で(即ちアドレスを変えて、全ピット 読み出すのではなく)検知することができる。

【0016】以上のように書き込み確認動作は一括で検 知可能であった。ここで従来の消去の確認動作について 説明する。消去の場合は上記の書き込み確認動作と同じ 方法がとれない。なぜなら消去したのちセルデータを読 み出すと正しく消去されたもののFFはビット線側ノー ドに"L"がラッチされ、検知トランジスタをONさせ てしまい、一括検知ができないためである。よって従来 消去の確認動作はページ読み出しによって、チップ外部 にデータを読み出し、消去されているかを確認してい た。

【0017】以上のように従来消去の確認動作にはペー ジ読み出しを必要とするため時間がかかるという問題が 30 あった。

[0018]

【発明が解決しようとする課題】以上のようにNAND 型EEPROMを用いた従来の不揮発性半導体メモリ装 置では、"1"データを読み出すときと書き込むときで は、メモリセルアレイのビット線の一端に接続されたセ ンスアンプ兼ラッチ回路には逆のデータがラッチされ る。このことは"0"データについても全く同様であ る。このため、このデータの反転が或るページのデータ を他のページに記憶し直すとき外部バッファメモリとの 間でページ読み出しとページデータ転送を必要とし、書 き込み時間の増加を招くという問題があった。また、消 去の確認動作の際についても、ページ読み出しによって 外部にデータを読み出し、消去されているか否かを確認 する必要があったため、上記と同様に時間の増加を招く という問題があった。

【0019】本発明は以上のような問題に鑑みてなされ たもので、ページデータの他のページへのコピー処理又 は消去ベリファイ動作等の所要の処理動作を外部へのデ ータの読み出し、再転送を不要として高速に行うことが とする。

[0020]

【課題を解決するための手段】上記課題を解決するため に、本発明は、第1に、所定単位に分割されたデータ記 憶領域を備えたメモリ手段と、前記所定単位のデータを 読み出し動作によりラッチするとともにこのラッチした データを反転し再ラッチするラッチ手段と、前記データ の反転に基づいて所要の処理動作を実行する手段とを有 することを要旨とする。

【0021】第2に、上記第1の構成において、前記所 10 要の処理動作は、前記所定単位に記憶されているデータ を他の所定単位に書き込むコピー処理であることを要旨 とする。

【0022】第3に、上記第1の構成において、前記所 要の処理動作は、消去ベリファイ動作であることを要旨 とする。

【0023】第4に、上記第1又は第2の構成におい て、前記データの反転は1所定単位分一括で行うように 構成してなることを要旨とする。

【0024】第5に、上記第1、第2、第3又は第4の 20 構成において、前記メモリ手段が複数で構成される場合 において、前記データの反転は、当該複数のメモリ手段 における処理動作のアドレスに応じて行うか否かを判断 するように構成してなることを要旨とする。

[0025]

【作用】上記構成において、メモリ手段における所定単 位から読み出し動作によりラッチ手段にラッチされたデ ータが、1所定単位分一括の反転動作等により反転され て再ラッチされる。上記所定単位のデータを他の所定単 位に書き込むコピー処理等の所要の処理動作の実行の 際、その反転・再ラッチされたデータを用いることによ り、外部へのデータの読み出し、再転送を必要とするこ となく、その実行が可能となる。これにより所要の処理 動作を高速に行うことが可能となる。

【0026】メモリ手段が複数で構成される場合におい て、複数のメモリ手段間におけるコピー元とコピー先等 のような、その複数のメモリ手段における処理動作のア ドレス関係によっては、反転と等価なデータが得られて データ反転の動作が不要となる。

[0027]

【実施例】以下本発明の実施例を図面を参照して説明す る。

【0028】図1は本発明の第1実施例に係るNAND 型EEPROMを用いた不揮発性半導体メモリ装置の構 成を示すブロック図である。メモリ手段としてのメモリ セルアレイ1に対し、データ書き込み、読み出し、書き 込み及び消去ベリファイを行うためのラッチ手段として のセンスアンプ兼ラッチ回路2が設けられている。メモ リセルアレイ 1 は複数個のページからなるブロックに分

成されている。センスアンプ兼ラッチ回路2はデータ入 出力バッファ6につながり、アドレスバッファ4からの アドレス信号をうけるカラムデコーダ3の出力を入力と して受けるようになっている。またメモリセルアレイ1 に対して、制御ゲート及び選択ゲートを制御するために ロウデコーダ5が設けられ、メモリセルアレイ1が形成 される p型基板 (または p型ウェル) の電位を制御する ための基板電位制御回路7が設けられている。

【0029】ベリファイ終了検知回路8はセンスアンプ 兼ラッチ回路2にラッチされているデータを検知しベリ ファイ終了信号を出力する。ベリファイ終了信号はデー 夕入出力バッファ6を通じて外部に出力される。

【0030】図2にセンスアンプ兼ラッチ回路2とメモ リセルアレイ1及びベリファイ終了検出回路8との接続 関係を示す。なお、図2において前記図9における回路 索子等と同一ないし均等のものは前記と同一符号を以っ て示し、重複した説明を省略する。図2の回路では、ビ ット線BLiとVCC又はVSSレベルの間に、フリッ プフロップFFの第1の出力により制御されるEタイプ nチャネルMOSトランジスタQn8と信号 ΦVにより 制御されるEタイプnチャネルMOSトランジスタQn 9が直列接続されている。

【0031】次に、上述のように構成された不揮発性半 導体メモリ装置におけるページからページへのコピー処 理動作を説明する。

【0032】まずコピー元のメモリセルのデータを読み 出す。ΦFを"H"の状態で、Φspを"H"、Φsn を"L"、Φrpを"H"、Φrnを"L"としてC² MOSインバータを非活性としたのち、ΦP'を"L" 30 としてビット線をVCCにプリチャージする。次に選択 された制御ゲートをVSSに非選択の制御ゲートをVC Cに、選択された選択ゲートをVCCに一定時間保持す る。ここで、選択されたメモリセルが消去されており、 負のしきい値を持っていれば、セル電流が流れ、ビット 線はVSSに放電される。

【0033】次にΦspを"L"、Φsnを"H"とし ピット線電位を検知し、Φrpを"L"、Φrnを" Η"とすることによってデータをラッチする。Φ F を" L"としてセンスアンプ兼ラッチ回路とビット線を分離 40 する。ΦP'を"L"にし、全ピット線をVCCにプリ チャージする。ΦP'を"H"にしてビット線をフロー ティングにする。

【0034】次にΦVを"H"にし、VCC又はVSS の配線はVSSにする。このときセンスアンプ兼ラッチ 回路のビット線側ノードに"H"がラッチされているビ ット線はQn8, Qn9がいずれもON状態になるの で、VSSに放電される。(VSSに特に限定する必要 はない。"L"レベルと判定できる低い正の電位でもよ い)またセンスアンプ兼ラッチ回路のビット線側ノード 割され、このブロックがデータ記憶領域となるように構 50 に"L"がラッチされているビット線はQ n 8 が O F F

状態になるのでVCCを保つ。

【 0 0 3 5 】次にΦVを"L"にする。Φspを"H"、Φsnを"L"、Φrpを"H"、Φrnを"L"としてC² MOSインバータを非活性としたのち、ΦFを"H"にする。Φspを"L"、Φsnを"H"としビット線電位を検知し、Φrpを"L"、Φrnを"H"とすることによってデータをラッチする。

【0036】以上のごとく動作させると始めラッチした データの反転データをラッチすることが可能である。

【0037】次にこのラッチ状態のまま書き込み動作に 10 移行する。センスアンプ兼ラッチ回路のVMBをVCC から中間電位に上げる。ビット線側ノードに"H"がラッチされていたビット線は中間電位に、ビット線側ノードに"L"がラッチされていたビット線はVSSになり、選択制御ゲートにVPPが印加される。

[0038] 次に書き込みベリファイ動作について説明する。

【0039】書き込み確認動作はQn7がOFF状態 で、まずプリチャージ信号 ΦP'が"L"となってビッ ト線をVCCにプリチャージする。この状態では書き込 20 みデータがFFに保持されている。この後選択ゲート、 制御ゲートが駆動される。ここで、メモリセルがDタイ プであれば、ビット線がVSSに放電される。またメモ リセルがEタイプであれば、ビット線はVCCレベルを 保つ。選択ゲート及び、制御ゲートがリセットされた 後、ベリファイ信号ΦVが"H"となって、"1"デー タが保持されているビット線はVCC-VTHに充電さ れる。VCC又はVSSの配線はVCCである。その後 FFを構成するCMOSインバータを非活性としたの ち、Qn7をON状態とし、ビット線の電位をセンスし 30 ラッチし、それを再書き込みのデータとする。即ち" 1" 書き込みのビット線には"H"が、"O"書き込み のビット線で、十分書き込みがなされたものには"H" がラッチされる。"0"書き込みのビット線で、書き込 み不十分なものに対してのみ"L"がラッチされてい る。再書き込みは全FFのビット線側ノードに"H"が ラッチされた状態になるまで続く。これは以下のように して検知される。センスラインVDTCは全FFの検知 トランジスタが接続されている。VDTCはpチャネル トランジスタに接続されている。上述のラッチ終了後そ 40 のpチャネルトランジスタが所定の時間活性化される。 そのとき、全ビット書き込みが完了していれば、検知ト ランジスタはすべて、OFF状態となっているので、V DTCはVCCに充電される。もし書き込み不足のセル が残っていると、そのビット線に対応する検知トランジ スタはON状態にあるので、VDTCの電位はVSSに 低下していく。このVDTCの電位を検知することによ って、書き込みが終了したかどうか、一括で(すなわち アドレスを変えて、全ビット読み出すのではなく) 検知 する事ができる。

【0040】以上のような動作によってページからページへのコピーが外部にデータを読みだすことなく達成される。そして本実施例のセンスアンプ兼ラッチ回路は、従来VCCに固定であった配線をVCCとVSSレベルの切り替えが可能なものにするだけでよいので、僅かなロジックの変更だけで実現できる。

【0041】次に消去の確認動作について、図3のタイ ミングチャートをもとに説明する。消去動作では、セル が形成される基板 (または pウェル) に高電圧 (例えば 20V)を与え、制御ゲートにはVSSを与える。これ によってメモリセルのしきい値は負の方向にシフトす る。次いで、前述とほぼ同様の動作により、メモリセル のデータを読み出す。即ち、ΦFを"H"の状態で、ま ずΦspを"H"、Φsnを"L"、Φrpを"H"、 Φrnを"L"としてC2 MOSインバータを非活性と したのち、ΦPBを"L"としてビット線をVCCにプ リチャージする。次に選択された制御ゲートをVSSに 非選択の制御ゲートをVCCに、選択された選択ゲート をVCCに一定時間保持する。ここで、選択されたメモ リセルが消去されており、負のしきい値を持っていれ ば、セル電流が流れ、ビット線はVSSに放電される。 【0042】次にΦspを"L"、Φsnを"H"とし てビット線電位を検知し、Φrpを"L"、Φrnを" Η"とすることによってデータをラッチする。ΦΓを" L"としてセンスアンプ兼ラッチ回路とビット線を分離 する。ΦP'を"L"にし、全ピット線をVCCにプリ チャージする。ΦP'を"H"にしてピット線をフロー ティングにする。

【0043】次に Φ Vを"H"にする。このときセンスアンプ兼ラッチ回路のビット線側ノードに"H"がラッチされているビット線はQn8,Qn9がいずれもON状態になるので、VSSに放電される。(VSSに特に限定する必要はない。"L"レベルと判定できる低い正の電位でもよい)またセンスアンプ兼ラッチ回路のビット線側ノードに"L"がラッチされているビット線はQn8がOFF状態になるのでVCCをQCCをQCC

【0044】次にΦVを"L"にする。Φspを"H"、Φsnを"L"、Φrpを"H"、Φrnを"L"としてC² MOSインバータを非活性としたのち、ΦFを"H"にする。Φspを"L"、Φsnを"H"としビット線電位を検知し、Φrpを"L"、Φrnを"H"とすることによってデータをラッチする。【0045】以上のごとく動作させると始めラッチした

データの反転データをラッチすることが可能である。 【0046】その後検知トランジスタを用いて、ベリファイが完了したか確認する。もしすべてのセルが負のしきい値を持つならば、VDTCは"H"になる。この場合は次のページの確認をする。1つでも正のしきい値のセルが残っていれば、VDTCは"L"状態になる。その場合はVDTCが"H"と検出されるまで消去を繰り

返し行う。検出結果はデータ入出力ピン又は READY/BUS Yピンから外部に出力される。

【0047】上記例ではデータは1ページずつ確認され たが、1NANDブロック内の全ページに対して、1度 に確認動作を行ってもよい。この場合は選択されたブロ ック内の全制御ゲートにVSSを与えた状態で読み出し 動作を行う。このとき1メモリセルでも正のしきい値の ものが残っていれば、そのビット線は放電されないから 上記例と同じ方法で、検知可能である。

SSレベルの必要はない。マージンを含める意味で、負 の電圧を与えてもよい。また制御ゲートにはVSSを与 えて、ソース又はソースとp型基板(又はpウェル)に 正の電圧を印加して、疑似的に制御ゲートに負の電圧が 印加された状態を作り出してもよい。また不良ビット線 (例えばリーク) のデータは反転されないこともある が、本実施例と区別されるべきでないことは容易に想像 がつくであろう。また検知トランジスタのソースとVS Sの間にヒューズを設けてもよい。不良ビット線やリダ ンダンシー用で使用されていないものに対応するセンス $20~\mathrm{H"}$ となってノード $\mathrm{N}\,1$, $\mathrm{N}\,2$ がそれぞれビット線 $\mathrm{B}\,\mathrm{L}$ アンプ兼ラッチ回路の検知トランジスタにおいては、ヒ ューズを切断しておけば動作上問題とならない。

【0049】図4には、本発明の第2実施例を示す。基 本構成は図1と同じであるが、この実施例ではセルアレ イが2個のブロック1A, 1Bに分けられ、これらのセ ルアレイブロック1A, 1Bに共通のセンスアンプ兼ラ ッチ回路2が設けられている。

【0050】図5はそのセンスアンプ兼ラッチ回路の構 成を示している。EタイプnチャネルMOSトランジス タQn16, Qn17とEタイプpチャネルMOSトラ 30 ンジスタQp7,Qp9でフリップフロップFFを構成 している。 EタイプnチャネルMOSトランジスタQn 14, Qn15はFFのイコライズ用トランジスタ、Q n27,Qn28は検知用トランジスタである。

【0051】EタイプnチャネルMOSトランジスタQ n18とEタイプpチャネルMOSトランジスタQp8はFF活性用トランジスタ、EタイプnチャネルMOS トランジスタQn19とQn20はFFの2個のノード N1, N2とセルアレイブロック1A, 1B内のビット 線との接続用トランジスタ、 $\mathbf{Q}\,\mathbf{n}\,\mathbf{2}\,\mathbf{5}$, $\mathbf{Q}\,\mathbf{n}\,\mathbf{2}\,\mathbf{6}$ はピッ $\mathbf{40}$ て一定時間保持する。イコライズ信号によって $\mathbf{C}\,\mathbf{M}\,\mathbf{0}\,\mathbf{S}$ ト線のプリチャージ、リセット用のトランジスタであ る。Qn21~Qn24はビット線とVCC又はVSS レベルにある配線との接続用トランジスタである。

【0052】このような構成の場合のページからページ へのコピーについて述べる。メモリセルアレイ1A中の ページからメモリセルアレイ1A中のページへデータを コピーするのには、前記第1実施例のごとく読み出しデ ータの反転動作が必要となる。 しかしメモリセルアレイ 1 A中のページからメモリセルアレイ1 B中のページへ

らメモリセルアレイ 1 A中のページへのデータのコピー には読み出しデータの反転は必要はない。これらはセン スアンプ兼ラッチ回路の反対側のノードにそれぞれ接続 されているために、読み出しデータを反転させることな くそのまま書き込み動作へ移行することができる。

10

【0053】このようにコピー元とコピー先のアドレス の関係により反転動作を行うか、行わないか制御するこ とによってページのコピーが可能となる。

【0054】ここで本実施例におけるデータの反転方法 【0048】また制御ゲートに与える電圧は必ずしもV 10 について述べる。ここではメモリセルアレイ1Aのペー ジがコピー元として選択されているとする。

> 【0055】まずビット線BLaiが3Vに、BLbi が2 V (リファレンス電位) にプリチャージされ、その 後プリチャージ信号ΦPAとΦPBが"L"となって、 ビット線BLaiとBLbiはフローティングになる。 次に、選択された制御ゲートをVSSに、非選択の制御 ゲートをVCCに、選択された選択ゲートをVCCにし て一定時間保持する。イコライズ信号によってMOSフ リップフロップがリセットされた後、ΦA, ΦBが" ai, BLbiが接続され、ΦPが"L"、ΦNが" H"となってビット線BLaiが読み出される。読み出 したデータはラッチされる。その後 ΦA , ΦB を"L" としてビット線とFFを切り放す。次にまずビット線B Laiを3Vにビット線BLbiを2Vにプリチャージ しフローティングにしたのち、 $\Phi A V \varepsilon$ " H"にする。 その後、ΦABを"L"としたのちFFを非活性化、イ コライズしたのち ΦA , ΦB を"H"とし、さらに ΦP を"L"、ΦNを"H"としてデータを読む。これによ って、読み出したデータは一括反転される。

> 【0056】次に、消去後のベリファイ動作について説 明する。ここではメモリセルアレイ1Aのビット線BL aiが選択されているとする。

> 【0057】まずビット線BLaiが3Vに、BLbi が2 V (リファレンス電位) にプリチャージされ、その 後プリチャージ信号ΦPAとΦPBが"L"となって、 ビット線BLaiとBLbiはフローティングになる。 次に、選択された制御ゲートをVSSに、非選択の制御 ゲートをVCCに、選択された選択ゲートをVCCにし フリップフロップがリセットされた後、 ΦA , ΦB が" H"となってノードN1, N2がそれぞれビット線BL ai, BLbiが接続される。ΦPが"L", ΦNが" H"となってビット線BLaiが読み出される。読み出 したデータはラッチされる。

【0058】その後ΦA, ΦBを"L"としてビット線 とFFを切り放す。次にまずビット線BLaiを3V に、BLbiを2V (リファレンス電位) にプリチャー ジしフローティングにしたのち、 $\Phi A V \delta$ " H" にす のデータのコピー、メモリセルアレイ1B中のページか 50 る。その後FFを非活性化、イコライズしたのち Φ A,

ΦBを"H"としてデータを読む。この段階でラッチさ れていたデータは、一括反転される。そのあと検知トラ ンジスタQn28によって一括検知される。このように メモリセル 1 A に対し消去ベリファイを行うときにはデ ータの一括反転を行う。

【0059】しかしメモリセル1Bに対し消去ベリファ イを行うときには、データの反転は必要はない。またメ モリセル1Aに対し書き込みベリファイを行うときはデ ータの反転の必要はないが、メモリセルアレイ1Bに対 し書き込みベリファイを行う時にはデータの反転が必要 10 となる。

【0060】このようにメモリアドレスと消去・書き込 みのモードによってそのベリファイ動作時にデータの反 転を行うか行わないかを制御することによって、ベリフ ァイ動作を 1 個の検知用トランジスタQn28によって 行うことができる。したがって、このような消去後のべ リファイ動作では、他の検知用トランジスタQn27は 不要となる。

【0061】また本発明は上記実施例に限らない。デー タの反転はページー括で行わなくても良い。バイトごと 20 にチップ内部で反転を行ってもいい。これを図6の第3 実施例に示す。図7は、その動作のフローチャートであ る。図6は、前記図2のセンスアンプ兼ラッチ回路に対 応するIOセンス回路及び反転データ発生回路を示して いる。図6において、9はカレントミラー型作動センス アンプ、10,11はトランスファゲートである。動作 はIO、IOBをイコライズしたのち、センスアンプ兼 ラッチ回路のカラムゲートCSLiを"H"としデータ をIO、IOB線に出力する。その電位差をカレントミ ラー型作動センスアンプ9でセンスし後段でラッチす る。そしてこのデータより反転データを形成し、IO, IOB線を通じて、センスアンプ兼ラッチ回路に転送し ラッチ内容を反転させてもよい。この場合もアドレス信 号をチップ内部でカウンター等を用いて形成してもよ い。

【0062】また図8の第4実施例に示すように、メモ リセルアレイが複数個1A,1B,2A,2B(ここで は簡単のため4分割を例にあげる。) に分割されている 場合を考える。このような場合でも上記第3実施例のご とく、チップ内部でコピー元ページのデータを読み、コ 40 1,1A,1B メモリセルアレイ(メモリ手段) ピー先のページのセンスアンプ兼ラッチ回路にデータを 転送してやってもよい。

【0063】またセルアレイ1A中のページからセルア

レイ1A中のページへのコピーのように、同一セルアレ イ内でのコピーの場合は上記実施例のごとく、読み出し データを一括反転させ、セルアレイ 1 A 中のページから セルアレイ1B中のページへのコピーのように同じセン スアンプ兼ラッチ回路を共有するセルアレイ間のコピー の場合は読み出しデータをそのまま書き込みデータと し、セルアレイ1A中のページからセルアレイ2A中の ページへのコピーの場合は、チップ内部でバイト単位で 読み出し、コピー可能な書き込みデータにして、コピー 先のセンスアンプ兼ラッチ回路にデータを転送するよう に、上記実施例を組み合わせて使用することも可能であ る。

12

[0064]

【発明の効果】以上説明したように、本発明によれば、 メモリ手段における所定単位から読み出し動作によりラ ッチ手段にラッチしたデータを反転して再ラッチし、こ のデータ反転に基づいて所要の処理動作を実行するよう にしたため、所定単位データの他の所定単位へのコピー 処理又は消去ベリファイ動作等の所要の処理動作を、外 部へのデータの読み出し、再転送を必要とすることなく 高速に行うことができる。

【図面の簡単な説明】

【図1】本発明に係る不揮発性半導体メモリ装置の第1 実施例を示すブロック図である。

【図2】第1実施例におけるセンスアンプ兼ラッチ回路 の回路図である。

【図3】第1実施例において消去の確認動作におけるセ ンスアンプ兼ラッチ回路の動作を説明するためのタイミ ングチャートである。

【図4】本発明の第2実施例を示すプロック図である。 30

【図5】第2実施例におけるセンスアンプ兼ラッチ回路 の回路図である。

【図6】本発明の第3実施例を示す回路図である。

【図7】第3実施例の動作を説明するためのタイミング チャートである。


【図8】本発明の第4実施例を示すブロック図である。

【図9】従来の不揮発性半導体メモリ装置におけるセン スアンプ兼ラッチ回路を示す回路図である。


【符号の説明】

- - 2 センスアンプ兼ラッチ回路 (ラッチ手段)
 - 8 ベリファイ検知回路


【図1】




[図2]









【図4】





【図5】




【図6】










【図8】



フロントページの続き

(72)発明者 大平 秀子

神奈川県川崎市幸区小向東芝町 1 株式会 社東芝総合研究所内

(72)発明者 岡本 豊

神奈川県川崎市幸区小向東芝町 1 株式会 社東芝総合研究所内